Orchestration et Planification Hiérarchique de Llms pour la Conception et la Simulation de Systèmes H/F - 78

Le CEA est un acteur majeur de la recherche, au service des citoyens, de l'économie et de l'Etat.

Il apporte des solutions concrètes à leurs besoins dans quatre domaines principaux : transition énergétique, transition numérique, technologies pour la médecine du futur, défense et sécurité sur un socle de recherche fondamentale. Le CEA s'engage depuis plus de 75 ans au service de la souveraineté scientifique, technologique et industrielle de la France et de l'Europe pour un présent et un avenir mieux maîtrisés et plus sûrs.

Implanté au coeur des territoires équipés de très grandes infrastructures de recherche, le CEA dispose d'un large éventail de partenaires académiques et industriels en France, en Europe et à l'international.

Les 20 000 collaboratrices et collaborateurs du CEA partagent trois valeurs fondamentales :

- La conscience des responsabilités
- La coopération
- La curiositéLe/la stagiaire développera un simulateur de systèmes complexes orchestré par un planificateur hiérarchique de type HTN (Hierarchical Task Network). Ce planificateur s'appuiera sur les connaissances du domaine et l'expertise métier pour structurer les tâches et sous-tâches, en intégrant un ensemble de préconditions et de contraintes guidant la décomposition hiérarchique. Les mécanismes du modèle HTN permettront d'explorer et comparer plusieurs méthodes ou alternatives de conception et de simulation. Les tâches de bas niveau seront connectées à des LLMs et fourniront le contexte spécifique nécessaire à chaque appel, permettant au modèle de générer des réponses précises et adaptées. Le système intégrera également un module de vérification chargé de détecter les incohérences locales. En cas d'erreur, seule la partie concernée sera mise à jour sans modifier la structure globale, garantissant ainsi la robustesse et la stabilité du processus d'orchestration. Le stage sera appliqué à un domaine spécifique (par exemple la conception de puces électroniques, la génération de code ou la simulation de systèmes industriels complexes) à travers un cas d'usage concret, afin de démontrer l'efficacité de l'approche en situation réelle.
Références
· Wang, X., Wan, G.-W., Wong, S.-Z., Zhang, L., Liu, T., Tian, Q., & Ye, J. (2024). ChatCPU: An Agile CPU Design and Verification Platform with LLM. Proceedings of the 61st ACM/IEEE Design Automation Conference (DAC 2024).
· Ho, C.-T., Ren, H., & Khailany, B. (2025). VerilogCoder: Autonomous Verilog Coding Agents with Graph-based Planning and Abstract Syntax Tree (AST)-based Waveform Tracing Tool. Proceedings of the AAAI Conference on Artificial Intelligence, 39(8).
· Muñoz-Avila, H., Aha, D. W., & Rizzo, P. (2025). ChatHTN: Interleaving Approximate (LLM) and Symbolic HTN Planning. Proceedings of the International Conference on Neuro-symbolic Systems, PMLR 288:446-458, 2025.